合見(jiàn)工軟的EDA產(chǎn)品布局顯示了一種愿景

當(dāng)前，數(shù)字經(jīng)濟(jì)正在向智能化、平臺(tái)化以及生態(tài)化幾個(gè)方面縱深發(fā)展，包括5G、云、IoT、AR/VR、AI、機(jī)器人和大數(shù)據(jù)分析在內(nèi)的技術(shù)創(chuàng)新成為核心推動(dòng)力。這一過(guò)程中，系統(tǒng)設(shè)備對(duì)芯片及其軟硬件工具提出了更多的需求，也提出了更高的要求。日前，在第11屆EEVIA年度中國(guó)硬科技媒體論壇暨產(chǎn)業(yè)鏈研創(chuàng)趨勢(shì)展望研討會(huì)上，上海合見(jiàn)工業(yè)軟件集團(tuán)產(chǎn)品工程副總裁孫曉陽(yáng)詳細(xì)分析了目前高端芯片設(shè)計(jì)面對(duì)的發(fā)展挑戰(zhàn)和機(jī)遇。

高端芯片可以從芯片和系統(tǒng)兩個(gè)維度來(lái)分析。孫曉陽(yáng)表示，在芯片側(cè)，諸如HPC、HBM、AI、CPU、GPU、5G等高端芯片的市場(chǎng)窗口周期越來(lái)越短，在封裝上系統(tǒng)集成是大勢(shì)所趨。預(yù)計(jì)到2025年，先進(jìn)封裝將占據(jù)整個(gè)封裝市場(chǎng)的一半。一些新型的接口標(biāo)準(zhǔn)正在出現(xiàn)，以滿足不同的應(yīng)用場(chǎng)景。與此同時(shí)，半導(dǎo)體市場(chǎng)的熱潮讓可靠的人力投入愈加困難，不過(guò)，也有越來(lái)越多的海外高層次人才回歸，助力國(guó)內(nèi)技術(shù)發(fā)展。

在系統(tǒng)側(cè)，2.5D、3D先進(jìn)封裝，以及Chiplet這樣的新形態(tài)的芯片在規(guī)模和復(fù)雜度上都表現(xiàn)出新的趨勢(shì)。更大的容量導(dǎo)致更大的芯片面積，IO則是高速、大量、多樣化，這些規(guī)模的升級(jí)，需要更先進(jìn)的制造工藝和封裝技術(shù)，多核異質(zhì)架構(gòu)成為主流，層次化的軟件設(shè)計(jì)與多源多版本的全棧式集成，以及持續(xù)增加的IP集成需求都是當(dāng)前大芯片面臨的主要課題。

EDA工具的支撐?

從底層看，支撐芯片設(shè)計(jì)發(fā)展的是EDA工具，在芯片側(cè)主要包括仿真驗(yàn)證、硬件驗(yàn)證、原型驗(yàn)證、虛擬原型和形式驗(yàn)證工具，在系統(tǒng)側(cè)則是封裝設(shè)計(jì)和系統(tǒng)設(shè)計(jì)、物理設(shè)計(jì)和協(xié)同設(shè)計(jì)檢查工具。合見(jiàn)工軟的產(chǎn)品重點(diǎn)放在了驗(yàn)證。孫曉陽(yáng)表示，驗(yàn)證貫穿整個(gè)芯片設(shè)計(jì)流程，是花費(fèi)時(shí)間、資源最多的步驟。隨著設(shè)計(jì)工藝節(jié)點(diǎn)的進(jìn)步，芯片設(shè)計(jì)的成本不斷上升，通過(guò)驗(yàn)證發(fā)現(xiàn)設(shè)計(jì)缺陷和錯(cuò)誤愈發(fā)重要，同時(shí)，隨著IC設(shè)計(jì)發(fā)展逐漸細(xì)化，驗(yàn)證方法學(xué)及驗(yàn)證手段也在不斷發(fā)展，各種驗(yàn)證方法開(kāi)始結(jié)合，以實(shí)現(xiàn)快速、完備、易調(diào)試的目標(biāo)。

在芯片設(shè)計(jì)中，原型驗(yàn)證系統(tǒng)在縮短芯片開(kāi)發(fā)周期并降低開(kāi)發(fā)成本上發(fā)揮重要作用。孫曉陽(yáng)表示，合見(jiàn)工軟提供的原型驗(yàn)證系統(tǒng)UniVista Advanced Prototyping System（UV APS）擁有多種特性可以滿足大規(guī)模芯片設(shè)計(jì)的需求：

首先，在容量方面，該系統(tǒng)單套設(shè)備使用了4片Xilinx VU19P FPGA，可靈活堆疊，最大容量支持25套設(shè)備級(jí)聯(lián)（100片F(xiàn)PGA互聯(lián)），在客戶的實(shí)際部署中已經(jīng)達(dá)到了160顆，如此大的規(guī)?？梢詽M足大多數(shù)數(shù)字系統(tǒng)芯片設(shè)計(jì)的需求。

其次，在性能方面，UV APS具有非常強(qiáng)的分割能力。設(shè)計(jì)被分割到多個(gè)FPGA上，因此需要分割算法來(lái)進(jìn)行優(yōu)化。同時(shí)，為了使性能達(dá)到最優(yōu)，該工具提供了時(shí)序驅(qū)動(dòng)來(lái)確保算法的快速運(yùn)行。

此外，UV APS還具有全自動(dòng)化的邊緣軟件，這意味著用戶不需要花費(fèi)過(guò)多的時(shí)間和精力去適應(yīng)FPGA。這種自動(dòng)化軟件能夠大大簡(jiǎn)化設(shè)計(jì)的移植和啟動(dòng)過(guò)程，提高工作效率。

UV APS提供了調(diào)試手段，用戶可以根據(jù)自己的需求來(lái)查看整個(gè)系統(tǒng)任何想要的信號(hào)。這種調(diào)試手段不僅可以在同一顆FPGA上進(jìn)行，還可以跨FPGA進(jìn)行。

支持Hybrid仿真和驗(yàn)證是UV APS的一個(gè)重要特性。該功能可以滿足用戶在設(shè)計(jì)啟動(dòng)的早期，選擇一部分在原型驗(yàn)證系統(tǒng)上運(yùn)行，另一部分用模型來(lái)替代。這種靈活的聯(lián)合仿真和驗(yàn)證方法可以實(shí)現(xiàn)所謂的驗(yàn)證左移，使設(shè)計(jì)者可以更早地開(kāi)始驗(yàn)證工作，從而縮短產(chǎn)品上市時(shí)間。Hybrid方法在軟件開(kāi)發(fā)和硬件設(shè)計(jì)之間建立了一個(gè)橋梁，使得兩者可以相互補(bǔ)充，提高了開(kāi)發(fā)的效率和準(zhǔn)確性。

除了芯片級(jí)EDA工具，合見(jiàn)工軟在系統(tǒng)級(jí)EDA上也有布局，目前核心產(chǎn)品是UniVista Integrator和UniVista EDMPro。

UniVista Integrator（UVI）是一款高效解決2.5D、3D、SIP等各種先進(jìn)封裝設(shè)計(jì)需求的集成開(kāi)放的一體化協(xié)同設(shè)計(jì)環(huán)境，能夠支持在同一個(gè)設(shè)計(jì)環(huán)境中導(dǎo)入各種格式的IC、Interposer、Package、PCB數(shù)據(jù)，并支持設(shè)計(jì)數(shù)據(jù)的各種操作；能夠基于物理、圖形、數(shù)據(jù)等信息，根據(jù)不同應(yīng)用需求，自動(dòng)產(chǎn)生系統(tǒng)級(jí)互連關(guān)系網(wǎng)表、互連錯(cuò)誤信息、網(wǎng)絡(luò)斷開(kāi)類(lèi)型、互連疊層信息、Bump尺寸一致性、互連管腳偏差等關(guān)鍵報(bào)告，并支持系統(tǒng)級(jí)設(shè)計(jì)互連檢查（System-Level LVS），以幫助各領(lǐng)域的工程師能簡(jiǎn)單高效地檢查修改優(yōu)化設(shè)計(jì)，大大提高產(chǎn)品設(shè)計(jì)的一次成功率。

UniVista EDMPro是一款基于規(guī)則的庫(kù)管理簽核工具，能夠使企業(yè)有效的提升管理成熟度并使管理信息化應(yīng)用迅速落地。該工具包含四款核心產(chǎn)品RMS（資源庫(kù)管理系統(tǒng)）、ERS（電子設(shè)計(jì)過(guò)程管理與質(zhì)量評(píng)審系統(tǒng)） 、ERC（電子設(shè)計(jì)檢查工具）和 PDMCon（PDM/PLM系統(tǒng)集成方案），覆蓋資源管理（RM）、知識(shí)管理（KM）、數(shù)據(jù)協(xié)同（DC）、過(guò)程協(xié)同（PC）、系統(tǒng)協(xié)同（SC）以及工程協(xié)同（SE）等領(lǐng)域。

結(jié)語(yǔ)

今年5月，合見(jiàn)工軟收購(gòu)了北京諾芮集成電路設(shè)計(jì)有限公司，擴(kuò)展了其IP產(chǎn)品線。從芯片和系統(tǒng)級(jí)EDA工具，到IP，以及和華大九天的模擬仿真合作，通過(guò)合見(jiàn)工軟的產(chǎn)品布局，可以看到國(guó)內(nèi)EDA產(chǎn)業(yè)從芯片、系統(tǒng)到應(yīng)用的發(fā)展愿景，而這一過(guò)程也將提高我國(guó)集成電路產(chǎn)業(yè)鏈的整體競(jìng)爭(zhēng)力，推動(dòng)我國(guó)集成電路產(chǎn)業(yè)的快速發(fā)展，并促進(jìn)科技創(chuàng)新驅(qū)動(dòng)發(fā)展。