加入星計(jì)劃,您可以享受以下權(quán)益:

  • 創(chuàng)作內(nèi)容快速變現(xiàn)
  • 行業(yè)影響力擴(kuò)散
  • 作品版權(quán)保護(hù)
  • 300W+ 專業(yè)用戶
  • 1.5W+ 優(yōu)質(zhì)創(chuàng)作者
  • 5000+ 長期合作伙伴
立即加入
  • 正文
  • 相關(guān)推薦
  • 電子產(chǎn)業(yè)圖譜
申請入駐 產(chǎn)業(yè)圖譜

統(tǒng)一 AI/ML 解決方案加速驗(yàn)證曲線收斂

2023/05/11
2487
閱讀需 5 分鐘
加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點(diǎn)資訊討論

隨著應(yīng)用要求的激增和用戶需求的增加,硬件設(shè)計(jì)變得更加復(fù)雜。市場趨勢的快速變化,以及對電動(dòng)汽車等技術(shù)的更多關(guān)注,決定了對高效電源管理和高性能處理的需求水漲船高。隨著 SoC 設(shè)計(jì)規(guī)模的擴(kuò)大,復(fù)雜程度的增加,驗(yàn)證吞吐量仍然是一個(gè)瓶頸,單純依靠增加 CPU 核數(shù)量和運(yùn)行更多的并行測試治標(biāo)不治本。上述因素的疊加讓驗(yàn)證工程師面對復(fù)雜設(shè)計(jì)的壓力與日俱增。

驗(yàn)證永遠(yuǎn)不會(huì)完成;當(dāng)你的時(shí)間用完時(shí),它就結(jié)束了。目標(biāo)是在你耗盡時(shí)間之前使驗(yàn)證過程收斂。每個(gè)人都希望看到關(guān)鍵指標(biāo)收斂到目標(biāo),并在嚴(yán)格的成本和時(shí)間限制下做到這一點(diǎn)。想象一下,坐在駕駛艙里,向黑匣子輸入信息,然后等待奇跡發(fā)生(按一個(gè)按鈕,你的工作就完成了)。當(dāng)務(wù)之急是人工智能機(jī)器學(xué)習(xí)AI/ML)如何幫助我們更快地完成回歸,節(jié)省調(diào)試時(shí)間,實(shí)現(xiàn)驗(yàn)證/覆蓋率目標(biāo),并管理資源和資金——換句話說,我們?nèi)绾问褂?AI/ML 來提高驗(yàn)證的效率?

瑞薩公司也面臨著類似的挑戰(zhàn)。市場壓力和嚴(yán)格的投片時(shí)間表促使他們尋找一種技術(shù)/方法來優(yōu)化仿真回歸,并在整個(gè)產(chǎn)品開發(fā)過程中加速設(shè)計(jì)驗(yàn)證過程。他們希望減少風(fēng)險(xiǎn),盡早發(fā)現(xiàn)盡可能多的錯(cuò)誤,能夠快速調(diào)試,并滿足其終端用戶的要求。

瑞薩開始探索 Cadence Xcelium 機(jī)器學(xué)習(xí)應(yīng)用。這個(gè)應(yīng)用程序使用機(jī)器學(xué)習(xí)技術(shù)來優(yōu)化仿真回歸,以產(chǎn)生一個(gè)更緊湊的壓縮回歸。然后這個(gè)優(yōu)化的回歸被用來重現(xiàn)與原始回歸幾乎相同的覆蓋率,并通過運(yùn)行現(xiàn)有隨機(jī)測試平臺(tái)可能出現(xiàn)的邊界場景,快速找到設(shè)計(jì)錯(cuò)誤。

瑞薩的測試結(jié)果非常完美,整個(gè)隨機(jī)驗(yàn)證回歸的時(shí)間縮短了 66%,大幅節(jié)省了資源,成本和時(shí)間。Xcelium ML App 幫助瑞薩在保證 100%覆蓋率的同時(shí)將壓縮效率提高 2.2 倍。此外,將 ML 回歸用于首次設(shè)計(jì)迭代時(shí),瑞薩再次實(shí)現(xiàn)了 100%覆蓋率下,將時(shí)間縮短 3.6 倍。

基于 ML 的測試回歸次數(shù)僅為 1168,相當(dāng)于 3774 次原始回歸的 1/3。實(shí)現(xiàn)目標(biāo)所需時(shí)間縮短了 30%,滿足了嚴(yán)格的上市需求。

除了利用 Xcelium ML App 節(jié)省資源和時(shí)間,加速實(shí)現(xiàn)設(shè)計(jì)收斂,瑞薩也評(píng)估了由 3款 Verisium App 組成,基于 AI 的 Cadence Verisium 平臺(tái),將驗(yàn)證生產(chǎn)力提高了 6 倍,共節(jié)省 27 個(gè)工時(shí)。

瑞薩評(píng)估的 App 如下:

  • Verisium AutoTriage,一款基于 ML 的自動(dòng)化測試失敗分類程序,可以將相同錯(cuò)誤導(dǎo)致的測試失敗自動(dòng)分組。失敗分組耗時(shí)降低了 70%,整體效率提升了 3.3 倍。
  • Verisium SemanticDiff 幫助瑞薩快速識(shí)別失敗原因,比傳統(tǒng) diff 工具更加高效。SemanticDiff 專注于設(shè)計(jì)環(huán)境,可以提供更相關(guān)的差異分析。此外,逐條檢查 diff 指令的歷史文件是很繁瑣的,SemanticDiff app 可以大幅縮短糾錯(cuò)時(shí)間,顯著提升效率。
  • Verisium WaveMiner 可以高效識(shí)別差異點(diǎn),用戶可以在 PASS 和 FAIL 中將差異點(diǎn)可視化,便捷地比較 PASS 和 FAIL 的波型及源代碼。瑞薩的糾錯(cuò)時(shí)間得以縮短 89%-97%,帶來 9 倍的效率提升。

Cadence 的 Verisium 平臺(tái)和 Xcelium ML 應(yīng)用一起提供了一套利用 AI/ML 的應(yīng)用,以優(yōu)化驗(yàn)證工作負(fù)載,提高覆蓋率,并加速復(fù)雜 SoC 上設(shè)計(jì)錯(cuò)誤的根源分析。瑞薩公司利用人工智能平臺(tái),將其驗(yàn)證生產(chǎn)率提高了 10 倍。

瑞薩電子

瑞薩電子

(RENESAS)于2003年4月1日—由日立制作所半導(dǎo)體部門和三菱電機(jī)半導(dǎo)體部門合并成立。RENESAS結(jié)合了日立與三菱在半導(dǎo)體領(lǐng)域方面的先進(jìn)技術(shù)和豐富經(jīng)驗(yàn),是無線網(wǎng)絡(luò)、汽車、消費(fèi)與工業(yè)市場設(shè)計(jì)制造嵌入式半導(dǎo)體的全球領(lǐng)先供應(yīng)商。創(chuàng)立日期2003年4月1日公司法人董事長&CEO伊藤達(dá)業(yè)務(wù)范圍單片機(jī)邏輯模擬等的系統(tǒng)LSI、分立半導(dǎo)體元件、SRAM等的存儲(chǔ)器開發(fā)、設(shè)計(jì)、制造、銷售、服務(wù)的提供。集團(tuán)成員44家公司(日本20家,日本以外24家)年度銷售額2006財(cái)年(截止至2007年3月):9526億日元(約83億美元)從業(yè)人員:26000人(全世界20個(gè)國家、43家公司)瑞薩科技是世界十大半導(dǎo)體芯片供應(yīng)商之一,在很多諸如移動(dòng)通信、汽車電子和PC/AV 等領(lǐng)域獲得了全球最高市場份額。瑞薩集成電路設(shè)計(jì)(北京)有限公司蘇州分公司(RDB-SU)是瑞薩科技全資子公司,2004年1月成立以來,現(xiàn)已擁有150多名優(yōu)秀工程師,承擔(dān)著家電和汽車電子領(lǐng)域MCU的一系列設(shè)計(jì)工作,并在2006年4月開始開發(fā)面向中國市場的MCU。

(RENESAS)于2003年4月1日—由日立制作所半導(dǎo)體部門和三菱電機(jī)半導(dǎo)體部門合并成立。RENESAS結(jié)合了日立與三菱在半導(dǎo)體領(lǐng)域方面的先進(jìn)技術(shù)和豐富經(jīng)驗(yàn),是無線網(wǎng)絡(luò)、汽車、消費(fèi)與工業(yè)市場設(shè)計(jì)制造嵌入式半導(dǎo)體的全球領(lǐng)先供應(yīng)商。創(chuàng)立日期2003年4月1日公司法人董事長&CEO伊藤達(dá)業(yè)務(wù)范圍單片機(jī)邏輯模擬等的系統(tǒng)LSI、分立半導(dǎo)體元件、SRAM等的存儲(chǔ)器開發(fā)、設(shè)計(jì)、制造、銷售、服務(wù)的提供。集團(tuán)成員44家公司(日本20家,日本以外24家)年度銷售額2006財(cái)年(截止至2007年3月):9526億日元(約83億美元)從業(yè)人員:26000人(全世界20個(gè)國家、43家公司)瑞薩科技是世界十大半導(dǎo)體芯片供應(yīng)商之一,在很多諸如移動(dòng)通信、汽車電子和PC/AV 等領(lǐng)域獲得了全球最高市場份額。瑞薩集成電路設(shè)計(jì)(北京)有限公司蘇州分公司(RDB-SU)是瑞薩科技全資子公司,2004年1月成立以來,現(xiàn)已擁有150多名優(yōu)秀工程師,承擔(dān)著家電和汽車電子領(lǐng)域MCU的一系列設(shè)計(jì)工作,并在2006年4月開始開發(fā)面向中國市場的MCU。收起

查看更多

相關(guān)推薦

電子產(chǎn)業(yè)圖譜