3.7萬(wàn)
你有沒(méi)有感覺(jué)做設(shè)計(jì)的時(shí)候，似乎用到的各種模型和算法都很模糊？特別是cell delay和繞線(xiàn)delay。本文力圖消除這種模糊的感覺(jué)。
電流源模型和電壓源模型
電壓源，即理想電壓源，是從實(shí)際電源抽象出來(lái)的一種模型，在其兩端總能保持一定的電壓而不論流過(guò)的電流為多少。電壓源具有兩個(gè)基本的性質(zhì)：第一，它的端電壓定值U或是一定的時(shí)間函數(shù)U(t)與流過(guò)的電流無(wú)關(guān)。第二，電壓源自身電壓是確定的，而流過(guò)它的電流是任意的。理想的電壓源是不存在的，以電池來(lái)說(shuō)，它總是有內(nèi)電阻的，所獲得的能量是化學(xué)反應(yīng)給予的定值能量（也就是電動(dòng)勢(shì)）與內(nèi)電阻損耗能量的差值。由于內(nèi)電阻的損耗與電流有關(guān)，電流越大，損耗也越大，端電壓越低，這樣電池就不具有端電壓定值的特點(diǎn)。這樣我們可用理想電壓源E，和電阻相串聯(lián)的模型來(lái)表征實(shí)際電壓源。
能為電路提供一定電流的電源叫電流源。實(shí)際的電流源可以用一個(gè)恒定電流I 和內(nèi)阻r 并聯(lián)起來(lái)的模型表示。若電源內(nèi)阻r ＝∞，輸出電流I＝IS，電源始終輸出恒定的電流IS。把內(nèi)阻r ＝的電流源叫做理想電流源或恒流源。實(shí)際上，理想電流源是不存在的，因?yàn)殡娫磧?nèi)阻不可能為無(wú)窮大。
電壓源以輸出電壓形式向負(fù)載供電，電流源以輸出電流形式向負(fù)載供電。在滿(mǎn)足一定條件下，電壓源與電流源可以等效變換。等效變換是指對(duì)外電路等效，即把它們與相同的負(fù)載連接，負(fù)載兩端的電壓、流過(guò)負(fù)載的電流、負(fù)載消耗的功率都相同。
NLDM delay模型和CCS delay模型
NLDM， none lineal delay model即非線(xiàn)性模型，這個(gè)模型屬于電壓源模型。輸出v不變，load上cap變化不會(huì)對(duì)電壓影響。明顯不適用與現(xiàn)在的大規(guī)模先進(jìn)工藝design。已經(jīng)淘汰了，米勒效應(yīng)，溫度的變化，高阻互聯(lián)這些效應(yīng)也解釋不了。
CCS，con_current source即復(fù)合電流源模型，這個(gè)模型屬于電流源模型，輸出I不變，load上cap變化會(huì)對(duì)I影響，V也變化。
圖
在給定input transition和load capacitance，NLDM得出的 cell delay具有極高的精確性，因?yàn)橹挥胁逯嫡`差。如果input transition和load cap恰好落在查找表的格點(diǎn)上，得到的cell delay就是spice的仿真結(jié)果。
而對(duì)于CCS模型，在給定input transition和load capacitance下可以得到output current的波形，如果要計(jì)算出cell delay就需要重構(gòu)出output voltage的波形然后再把cell delay計(jì)算出來(lái)。當(dāng)然，CCS模型使用兩段電容來(lái)模擬cell的input pin cap，load capacitance要比NLDM模型準(zhǔn)確，因此CCS模型計(jì)算出的cell delay可能比NLDM模型準(zhǔn)確。 對(duì)于計(jì)算Net delay，CCS模型中的驅(qū)動(dòng)模型（隨時(shí)間變化的電流源模型）肯定要比NLDM模型中的驅(qū)動(dòng)模型（線(xiàn)性變化的電壓源模型）更準(zhǔn)確。
Net delay的多種計(jì)算模型
Wire Load Model
以常見(jiàn)的0線(xiàn)負(fù)載模型（Zero Wire Load Model）為例，它是根據(jù)net的扇出（fanout）來(lái)預(yù)估長(zhǎng)度（length），然后再根據(jù)所定義的單位長(zhǎng)度的電阻，以及單位長(zhǎng)度電容來(lái)計(jì)算net的寄生RC參數(shù)。不過(guò)圖中的例子比較理想化，都是設(shè)成了0，完全不考慮net delay。在實(shí)際項(xiàng)目中，必要時(shí)，可以自己定義Wire Load Model，盡量在綜合階段將Net Delay的影響考慮進(jìn)去。
Elmore Delay 模型
對(duì)于單輸入單輸出的net，假設(shè)不考慮net之間的耦合電容（即不考慮噪聲的影響），并且也不存在電阻性的反饋回路的情況，可以用Elmore Delay模型來(lái)計(jì)算Net Delay，如下圖：
根據(jù)Elmore Delay公式，各節(jié)點(diǎn)的delay可以表示為：
高階互連線(xiàn)延遲估計(jì)
Elmore延遲考慮的是脈沖響應(yīng)的第一時(shí)刻，而AWE（漸近波形評(píng)估）、Arnoldi或其他方法能夠匹配更高階的響應(yīng)時(shí)刻。通過(guò)進(jìn)行更高階的估計(jì)，可以提高計(jì)算互連線(xiàn)延遲的精度。
Net上的RC到底怎么算的
繞線(xiàn)上電阻計(jì)算公式：
其中ρ是導(dǎo)線(xiàn)的電阻率，L是導(dǎo)線(xiàn)的長(zhǎng)度；P是導(dǎo)線(xiàn)的寬度；T是導(dǎo)線(xiàn)的厚度。
繞線(xiàn)上電容計(jì)算公式：
其中k是真空介電常數(shù)，ε0是真空介電常數(shù)，L是導(dǎo)線(xiàn)長(zhǎng)度，P是導(dǎo)線(xiàn)寬度，T是導(dǎo)線(xiàn)厚度。Cll和Cv分別是導(dǎo)線(xiàn)對(duì)水平臨近的導(dǎo)線(xiàn)的耦合電容和對(duì)垂直臨近的導(dǎo)線(xiàn)的耦合電容。
從評(píng)估delay的角度我們基本可以認(rèn)為net delay正比于導(dǎo)線(xiàn)的RC乘積。
導(dǎo)線(xiàn)寄生電容計(jì)算的數(shù)學(xué)模型
現(xiàn)在先進(jìn)工藝中越來(lái)越使用三維提取來(lái)提高寄生參數(shù)提取的精度?；驹硎鞘褂貌此煞匠桃约袄绽狗匠痰瓤臻g基本方程對(duì)根據(jù)版圖建立的三維空間里的版圖連線(xiàn)長(zhǎng)度。驅(qū)動(dòng)能力和負(fù)載進(jìn)行計(jì)算機(jī)CAD模擬，從而得到最為精確_的模擬數(shù)據(jù)。不過(guò)工作量和計(jì)算量很大。
靜電場(chǎng)的泊松方程和拉普拉斯方程 若空間分區(qū)充滿(mǎn)各向同性、線(xiàn)性、均勻的媒質(zhì)，則從靜電場(chǎng)強(qiáng)與電勢(shì)梯度的關(guān)系方程和高斯定理微分式，即可導(dǎo)出靜電場(chǎng)的泊松方程：
式中ρ為自由電荷密度，純數(shù)εr為各分區(qū)媒質(zhì)的相對(duì)介電常數(shù)，真空介電常數(shù)εo=8.854×10-12法/米。在沒(méi)有自由電荷的區(qū)域里，ρ=0，泊松方程就簡(jiǎn)化為拉普拉斯方程
延伸思考
ccs模型是在給定input transition和load capacitance下可以得到output current的波形，如果要計(jì)算出cell delay就需要重構(gòu)出output voltage的波形然后再把cell delay計(jì)算出來(lái)。這里面設(shè)計(jì)到了前一級(jí)驅(qū)動(dòng)cell，后一級(jí)接收cell。在靜態(tài)時(shí)序分析的時(shí)，前一級(jí)的delay的output voltage波形是已知的（這就類(lèi)似于數(shù)學(xué)中的遞推求解），每一級(jí)的cell delay計(jì)算其實(shí)是一個(gè)個(gè)output voltage 波形在timing path上不斷傳播。
所以對(duì)于drive model（就是前一級(jí)驅(qū)動(dòng)cell的output voltage波形）這是一個(gè)已知條件。一個(gè)確定的output voltage波形經(jīng)過(guò)具有一定的RC參數(shù)的（對(duì)于標(biāo)準(zhǔn)單元只有C），產(chǎn)生的曲線(xiàn)波形的變化和delay變化，這個(gè)過(guò)程是什么？這其實(shí)就是spice仿真，模擬電路就是這么一個(gè)一個(gè)仿真出來(lái)的。
為什么receive model中的delay計(jì)算要考慮input slew？如上所述，其實(shí)對(duì)于receive cell來(lái)說(shuō) drive cell是一個(gè)已知output voltage波形，這個(gè)input slew其實(shí)就是drive cell的output voltage波形的電平變化快慢，這個(gè)會(huì)影響receive cell的電容C的計(jì)算。
為什么ccs模型中把柵極電容變成了兩部分C1和C2，主要是因?yàn)橐M米勒效應(yīng)：對(duì)于MOSFET，米勒效應(yīng)（Miller Effect）指其輸入輸出之間的分布電容（柵漏電容）在反相放大作用下，使得等效輸入電容值放大的效應(yīng)。由于米勒效應(yīng)，MOSFET柵極驅(qū)動(dòng)過(guò)程中，會(huì)形成平臺(tái)電壓，引起開(kāi)關(guān)時(shí)間變長(zhǎng)，開(kāi)關(guān)損耗增加，給MOS管的正常工作帶來(lái)非常不利的影響。
