資源大?。?23.32KB
[摘要]
納米設(shè)計的復(fù)雜性日益增加,加上先進(jìn)制造工藝產(chǎn)生的新影響,給努力實現(xiàn)流片的設(shè)計工程師構(gòu)成了雙重威脅。要同時提供 FinFET 等詳細(xì) 3D 結(jié)構(gòu)必不可少的寄生參數(shù)提取精度,以及實現(xiàn)全芯片設(shè)計(在多個不同布線層上具有成百上千萬個網(wǎng)絡(luò))快速