資源大?。?.37MB
[摘要]
確保您的集成電路 (IC) 設(shè)計(jì)能夠承受靜電放電(ESD)事件而不會(huì)導(dǎo)致?lián)p壞或故障,這是IC電路設(shè)計(jì)和驗(yàn)證中極其重要的活動(dòng)。雖然ESD驗(yàn)證的自動(dòng)化流程已為常規(guī)2D IC建立完善,但2.5D和3D集成對(duì)ESD設(shè)計(jì)和驗(yàn)證提出了新的挑戰(zhàn)。盡