確保您的集成電路 (IC) 設(shè)計(jì)能夠承受靜電放電 (ESD) 事件而不會(huì)導(dǎo)致?lián)p壞或故障，這是 IC 電路設(shè)計(jì)和驗(yàn)證中極其重要的一項(xiàng)活動(dòng)。雖然常規(guī) 2D IC 已擁有完善的自動(dòng)化 ESD 驗(yàn)證流程，但 2.5D 和 3D 集成給 ESD 設(shè)計(jì)和驗(yàn)證提出了新的挑戰(zhàn)。盡管有一些設(shè)計(jì)方法可幫助設(shè)計(jì)人員在 2.5D 和 3D IC 中實(shí)現(xiàn)有效的 ESD 防護(hù)，但迄今為止， 這些技術(shù)顯然缺乏自動(dòng)化 ESD 驗(yàn)證解決方案。讓我們來看看這類集成技術(shù)所帶來的驗(yàn)證挑戰(zhàn)，然后演練一種經(jīng)過驗(yàn)證的適用于 2.5D 和 3D IC 的自動(dòng)化 ESD 驗(yàn)證方法。