采用分步方法來(lái)驗(yàn)證嵌入式處理器與設(shè)計(jì)其他部分之間的交互，可在驗(yàn)證流程中及早發(fā)現(xiàn)錯(cuò)誤，以便最輕松地進(jìn)行調(diào)試和糾正，從而節(jié)省時(shí)間。使用可移植性激勵(lì)，可從描述的測(cè)試意圖著手，生成高質(zhì)量的測(cè)試激勵(lì)，并將目標(biāo)重定向到多個(gè)環(huán)境。本文展示了如何針對(duì) SoC 集成測(cè)試所包含的 SoC 寄存器訪問(wèn)測(cè)試，將單一測(cè)試意圖描述輕松地定向到 UVM 和嵌入式軟件環(huán)境。我們還展示了如何使用 Mentor 的 Questa inFact 可移植性激勵(lì)工具，對(duì)此測(cè)試意圖進(jìn)行描述，并將目標(biāo)定向到特定環(huán)境。